AMD ZEN 6 (Olympic Ridge) - wątek zbiorczy

[bourne2008 1 371]

Nie wiem czy był taki temat ale może warto podpiąć

 

 

AMD przygotowuje dwa ważne procesory dla segmentu klientów, oparte na nowej mikroarchitekturze „Zen 6”. Jest to mobilny procesor „Medusa Point” oraz desktopowy „Olympic Ridge”. Pierwszy z nich to układ BGA o rozmiarach i wysokości zbliżonej do obecnego „Strix Point”, natomiast drugi jest projektowany dla istniejącego gniazda AM5, co czyni go trzecim (i prawdopodobnie ostatnim) procesorem wykorzystującym tą platformę. Dla porównania, gniazdo AM4 obsługiwało trzy generacje Zen, nie licząc odświeżonego „Zen+”. Kluczowym elementem jest nowy matrycowy układ CPU (CCD), który AMD planuje wykorzystać zarówno w procesorach konsumenckich, jak i serwerowych.

 

 

 

 

 

CCD „Zen 6” jest projektowany dla procesu technologicznego klasy 3 nm, prawdopodobnie TSMC N3E. Oferuje on znaczny wzrost gęstości tranzystorów, wydajności energetycznej oraz częstotliwości taktowania w porównaniu z obecnym procesem TSMC N4P, wykorzystywanym w „Zen 5” CCD. Co ciekawe, CCD zawiera dwanaście pełnowymiarowych rdzeni „Zen 6”, co oznacza pierwszy wzrost liczby rdzeni wydajnościowych od czasu wprowadzenia pierwszego CCD „Zen”. Wszystkie 12 rdzeni znajduje się w pojedynczym kompleksie rdzeniowym (CCX) i współdzieli wspólną pamięć podręczną L3, która może osiągnąć nawet 48 MB. AMD planuje także poprawić komunikację między CCD a matrycą wejścia/wyjścia (I/O die) oraz między samymi CCD.

 

Od czasu serii Ryzen 3000 „Matisse” dwa CCD w procesorach desktopowych komunikowały się z matrycą I/O poprzez magistralę Infinity Fabric, ale nie miały bezpośredniego połączenia o wysokiej przepustowości. Oznaczało to, że wątek musiał przechodzić przez pamięć RAM, aby przenieść się z jednego CCD na drugi. AMD planuje rozwiązać ten problem, wprowadzając nowy mostek niskiej latencji między CCD, co pozwoli na zachowanie spójności pamięci podręcznej i znacząco obniży opóźnienia między rdzeniami.

 

Jeszcze ciekawsza sytuacja dotyczy mobilnego procesora „Medusa Point”, który będzie oparty na architekturze chipletowej i wykorzysta pojedynczy 12-rdzeniowy chiplet „Zen 6” oraz dużą mobilną matrycę I/O wykonaną w starszym procesie technologicznym, prawdopodobnie N4P. Ta matryca cIOD będzie zawierać zaktualizowany zintegrowany układ graficzny (iGPU) oparty na architekturze RDNA 4, kontrolery pamięci oraz nową jednostkę NPU. Możliwe, że AMD zwiększy liczbę linii PCIe w tej matrycy lub przynajmniej dostosuje je do standardu PCIe Gen 5. Na zdjęciach matrycy I/O widać małe prostokątne struktury, co początkowo wywołało spekulacje, że są to energooszczędne rdzenie „Zen 6c”, jednak według MLID są to procesory robocze (WGP) iGPU. Znajduje się tam osiem takich jednostek oraz duży blok pamięci podręcznej L2, co sugeruje, że iGPU posiada 16 jednostek obliczeniowych (CU).

 

Ponieważ „Medusa Point” wykorzystuje ten sam CCD co desktopowy „Olympic Ridge”, możliwe są warianty „Medusa Point” z pamięcią 3D V-Cache. Technologia ta zostanie zaimplementowana w „Zen 6” w podobny sposób jak w „Zen 5”, czyli w układzie odwróconym – stos pamięci L3D znajdzie się poniżej CCD.

 

Wzrost liczby rdzeni CPU, szczególnie w „Olympic Ridge”, który osiągnie do 24 rdzeni przy dwóch CCD, oraz nowy mostek inter-CCD wymuszają zastosowanie nowej matrycy I/O dla procesorów desktopowych. Wcześniejsze doniesienia wskazują, że nowa matryca cIOD zostanie wyprodukowana w procesie Samsung 4LPP (4 nm EUV), który zapewni poprawę wydajności względem obecnej matrycy opartej na TSMC N6 DUV. Kluczową zmianą będą ulepszone kontrolery pamięci, obsługujące wyższe taktowania DDR5. Obecnie procesory „Granite Ridge” mogą obsługiwać pamięci DDR5-8000, ale przy dzielniku zegara 1:2 między FCLK a MCLK, a 1:1 jest ograniczone do DDR5-6400. Nowe kontrolery mogą umożliwić wyższe taktowania przy stosunku 1:1 i przekroczenie 10000 MT/s przy 1:2.

 

Kolejną ważną kwestią jest akceleracja AI. Nowa matryca cIOD może dać AMD możliwość wdrożenia jednostki XDNA 2 NPU o wydajności co najmniej 50 TOPS. Intel spotkał się z krytyką za implementację NPU o mocy 16 TOPS w procesorach „Arrow Lake”, która nie spełnia wymagań Copilot+, i zapewne pracuje nad poprawkami w „Panther Lake”. Jeśli AMD zdecyduje się umieścić NPU w cIOD dla „Olympic Ridge”, możemy spodziewać się wydajności na poziomie co najmniej 50 TOPS.

 

źródło "www.techpowerup.com"

Edytowane 13 Lipca 2025 przez bourne2008

[Lameismyname 2 718]

I tak wszystkich interesuje 10800X3D i czy to będzie znowu taki skok względem x800X3D poprzednich generacji 

[Phoenix. 5 149]

Jesli te zmiany beda prawda to skok bedzie wikeszy niz dotychczas, a to jest kluczowe:

 

W dniu 15.02.2025 o 08:05, bourne2008 napisał(a):

AMD planuje rozwiązać ten problem, wprowadzając nowy mostek niskiej latencji między CCD, co pozwoli na zachowanie spójności pamięci podręcznej i znacząco obniży opóźnienia między rdzeniami.

 

Krotko mowiac to bedzie piekna architektura ulepszona na kazdym polu  

[sniper76 160]

You must have it

Na pożegnanie AM5 jakby wskoczył w gniazdo taki ZEN6 12C/24T z 3D V-Cache + boost np 5.4GHz all cores

Edytowane 18 Lutego 2025 przez sniper76

[Send1N 4 939]

Co ci to da jak 9800x3d masz odblokowany i możesz zrobić to samo, druga sprawa że na "12c/24" masz jeden chiplet z 3dcache a drugi bez i będzie tak samo jak w 7900x3d czyli wydajność gorsza od 7800.

[wrobel_krk 888]

@Send1NTo ma być 12c na jednym chiplecie

[Send1N 4 939]

A dobra  ja zrozumiałem że on na pożegnanie rozważa 9900x3d, nie było tematu 

[sniper76 160]

Dokładnie

[Phoenix. 5 149]

[Phoenix. 5 149]

https://videocardz.com/newz/amd-confirms-epyc-venice-with-zen6-architecture-has-taped-out-on-tsmc-n2-process

[Phoenix. 5 149]

 

 

[AMDK11 38]

Platforma AM5 jest bardziej kusząca niż kiedykolwiek, nawet jeśli tymczasowo zainstalujesz na niej Zen4!

Edytowane 11 Maja 2025 przez AMDK11

[deathrabit 85]

Zen6 ma mieć 48mb L3 czyli +50% przyrost w grach zrobi to różnice, X3D to pewnie będzie minimum +64mb co da przynajmniej  112Mb.

 

Edytowane 13 Maja 2025 przez deathrabit

[Phoenix. 5 149]

 

[Johnny Tomala 80]

Ja dopiero będę zmieniał platformę jak wejdą DDR6. Od 19.10.2024 mam ten procek co w sygnaturze, od 22.03.2025 kartę. Na trochę mi ten sprzęt posłuży. Ciekawe, ile przy kolejnym upgrade rdzeni będzie miał Ryzen 9, a ile Ryzen 7.

[galakty 3 814]

A kiedy DDR6 ma wejść?  

 

Ja chciałem na Zen5 zmieniać, ale może Zen6 jednak będzie  

[sideband 2 056]

DDR6 prawdopodobnie zawitają łącznie z pci-express 6.0 inaczej w domowych platformach nie przyda się 2x wyższa przepustowość pamięci przy tym samy takcie.

[Phoenix. 5 149]

26 minut temu, galakty napisał(a):

A kiedy DDR6 ma wejść?  

 

Ja chciałem na Zen5 zmieniać, ale może Zen6 jednak będzie  

Nie predzej jak za 3-4lata

[Spychcio 817]

Grubo jak są już takie info

[Boru 8]

I ponoć na B650 będą śmigać, chyba tym razem bez jakiegoś cyrku od strony AMD

[skalak23 12]

AMD walczy o procesorowy rekord. Zen 6 zbliża się do 7 GHz na jednym rdzeniu

[Vexis 82]

Można zedytować temat, bo to pewnie będzie Ryzen 11xxx, a nie 10xxx  

[Phoenix. 5 149]

https://videocardz.com/newz/aida64-adds-support-for-zen6-cpus-and-unannounced-radeon-rx-9060-non-xt-gpu

[Phoenix. 5 149]

https://overclock3d.net/news/cpu_mainboard/amd-could-go-all-in-on-v-cache-with-zen-6-ryzen-240mb-l3-cache-possible/

 

[ju-rek 489]

Info z Discorda - 1usmus (Yuri Bubliy) 

 

**Regarding Zen 6**

Engineering samples have already been distributed. This won’t be a revolution — it will be an evolution.
There will be more cores per CCD, and instead of a single memory controller, there will be two (details are still scarce). Memory channels will remain at two. No new boost technologies are expected, and Curve Optimizer remains unchanged. HYDRA support won't be an issue.