AMD ZEN 5 (SERIA RYZEN 9xxx / SOCKET AM5) - wątek zbiorczy

[Pentium D 1 345]

@MarcoSimone akurat kompa wyłączyłem. Szybciej to chodzi niż 2024? R23 najlepszy bo duże liczby 

[MarcoSimone 790]

Teraz, Pentium D napisał(a):

@MarcoSimone akurat kompa wyłączyłem. Szybciej to chodzi niż 2024? R23 najlepszy bo duże liczby 

Wolniej niż 24. A liczby najlepsze mam w R15 

[Phoenix. 5 050]

 

[Send1N 4 744]

Widzę że panowie mają nową grę na sylwestra 

[Doamdor 2 045]

@Send1N 

 

 

 

Sporo grało się w Cinebench R20/23, lecz sylwester należy do jednej kobiety. 

 

Jak odpale Intela, to przetestuję nowego Cinebench, bo na AMD to już nie to samo, a tym bardziej na 9800X3D. 

Edytowane 11 godzin temu przez Doamdor

[HappyLittleGamer 219]

Ja myślałem że ram 6000MHz CL30 to jest taki pewniak że zadziała na AM5, a tu puściłem MemTesta i od razu czerwone errory  Musiałem włączyć 5600MHz EXPO i jest teraz git. Już wiem czemu moje ramy były najtańsze.

[AMDK11 35]

Właśnie testowałem nowego Cinebench 2026:

 

R5 9600X (ST ~5.4 GHz) RAM 5600MT 2x16GB(32GB)

Single Thread: 525p

Single Core (SMT): 719p (+37%)!

AMD podkreśla że SMT w Zen4 i Zen5 zajmuje 5% logiki(tranzystorów) rdzenia 

 

U9 285K (ST ~5.7 GHz)

Single Thread: 602p (Zen5 SMT +19%!)(LionCove ST +14.6% względem Zen5 ST(SMT OFF))

 

W CB 26 rdzeń Zen5 ma o ponad 20% wyższy IPC niż LionCove 

 

 

Edytowane 1 godzinę temu przez AMDK11

[Grolshek 628]

9 godzin temu, Send1N napisał(a):

Widzę że panowie mają nową grę na sylwestra 

Wreszcie jakaś gra w której Intel pokona AMD 

[AMDK11 35]

Up@

Nie do końca. Widać, jak Zen5, dzięki SMT, wyciska z szerokości rdzenia tyle, ile się da. LionCove, z powodu braku SMT, nie wyciska z rdzenia tyle, ile mógłby.

 

Zen5 ma 2 klastry dekoderów (2x 4-Wide (łącznie 8-Wide, głównie dla SMT)), a w ST, poza rzadkimi przypadkami, może działać tylko na jednym klastrze dekoderów (4-Wide - tyle ile ma Zen4(4-Wide)). Jest to świadomy wybór AMD(Złożoność logiki(llość tranzystorów) a także energooszczędność), ponieważ głównym źródłem instrukcji nowoczesnej architektury x86 (zwłaszcza Zen) jest pamięć podręczna mikroinstrukcji(op cache 12-Wide dla ST), a dekoder pełni rolę uzupełniającą i wspomagającą. Zen5, jak podkreśla AMD, stanowi nowy fundament dla przyszłych rozwiązań (Zen6, Zen7 itd.). Zen6 w dużej mierze (spekuluje się) wykorzystuje dekodery 2x4-Wide dla ST i op cache 16-Wide.

 

Zen5 to 6ALU + 4AGU(Zen4 4ALU + 3AGU) więc SMT ma większe pole do popisu.

 

EDIT:

Aby w pełni zoptymalizować poszerzony i od nowa zaprojektowany Zen5, AMD poszło na kompromis i podzieliło projekt na dwa etapy: Zen5(duża rozbudowa z częściową optymalizacją) i Zen6(częściowa rozbudowa z dużą optymalizacją).

 

Na przykład, niektóre instrukcje (w tym wektorowe FP) przeszły z jednocyklowego na dwucyklowe opóźnienie w porównaniu z Zen4. AMD przypisuje to dużej złożoności, którą musiano zredukować w nowym rdzeniu Zen5.

 

Zen6 ma to naprawić. W Zen5 skupiono się jednak przede wszystkim na agresywnej optymalizacji pamięci podręcznych L1, L2 i L3 z bardzo niskimi opóźnieniami i ogromną przepustowością, a być może przede wszystkim na ciągłym dostarczaniu strumienia instrukcji, co oznacza nowy, stosunkowo potężny predyktor (m.in BPU + BTB) który przewiduje dwie na przód, bardzo długie i skomplikowane wzorce rozgałęzień. LionCove przewiduje tylko 1, dość krótkie i mniej złożone wzorce rozgałęzień co jest częściowo powodem kiepskiej przepustowości L3 i musem implementacji dużego L2 oraz awaryjnego L1.5-D.

 

Wygląda na to, że priorytetem Intela w LionCove była rozbudowa rdzenia (pojedynczy dekoder 8-Wide) i buforów. Predyktorem i pamięcią podręczną zajmiemy się innym razem. LionCove zmaga się z większą liczbą pustych cykli podczas oczekiwania na instrukcje (spowodowanych m.in. BPU + pamięcią podręczną), dlatego zastosowano w nim 192 KB awaryjnej pamięci podręcznej L1.5-D.

  

Edytowane 1 godzinę temu przez AMDK11

[Kartofel 38]

@AMDK11 Ja się nie znam na tych dekoderach. Ale czy taka analiza to nie jest zbyt mocne uproszczenie?

Czy to niczym porównanie v6 lepsze od r4 w silniku spalinowym? Tam zapewne są dziesiątki miejsc + wiele wielokrotnych zależności pomiędzy nimi gdzie można wtopić na wydajności.

[AMDK11 35]

@Kartofel

Owszem. Uprościłem i trochę ogólnikowo napisałem ale mniej więcej sens zachowany, nie zagłębiając się zbytnio w szczegóły.

[janek25 213]

1 godzinę temu, AMDK11 napisał(a):

Up@

Nie do końca. Widać, jak Zen5, dzięki SMT, wyciska z szerokości rdzenia tyle, ile się da. LionCove, z powodu braku SMT, nie wyciska z rdzenia tyle, ile mógłby

sie tak nie podniecaj tym swoim syna 9600x 

 

bez x3d w grach te procesory sie aż tak nie różnią wydajnością

Piszesz rzeczywistość na nowo

 

Akurat brak HT to dobra sprawa.

Jeszcze ten dodatowy worek na plecach arrow lake by spowodował kolejny realny spadek wydaności

 

Edytowane 1 godzinę temu przez janek25

[AMDK11 35]

Jeśli już, to 9600X (Zen5), bo 7500f to Zen4

 

W grach bez x3D nie różnią się zbytnio, ponieważ wąskim gardłem jest konstrukcja chipletów (R 9000 i U 200).

 

Po prostu piszę to, czego dowiedziałem się z analizy obu mikroarchitektur (Zen5 i LionCove)  

Edytowane 1 godzinę temu przez AMDK11

[janek25 213]

1 minutę temu, AMDK11 napisał(a):

czego dowiedziałem się z analizy obu mikroarchitektur (Zen5

to średnia analiza bo smt od zawsze było wydajniejsze od HT a nie na zen 5

Za to w druga strone tez to działa .

Po wyłączeniu HT procesory intela lepiej bostują % w grach nż amd 

[AMDK11 35]

@janek25

Ponieważ GoldenCove/RaptorCove ma współdzielony (zunifikowany) harmonogram i porty wykonawcze dla ALU i FP (3xALU/FP + 2ALU).

Zen4 ma osobny harmonogram i porty wykonawcze dla ALU i osobny dla FP.

 

Intel zawsze (do czasu RedwoodCove) stosował implementację zunifikowanego harmonogramu ALU/FP, a Zen zawsze stosował dedykowane harmonogramy. LionCove jest pierwszą mikroarchitekturą w historii Intela, która wprowadza dedykowane harmonogramy dla ALU i osobny dla FP. Uważam, że jest to istotne zarówno w obciążeniach mieszanych, jak i SMT. I główny powód dla którego nie ma HT w LionCove a wróci prędzej czy później

 

Tym bardziej że jednostki FP na tych samych portach wykonawczych co jednostki ALU pozwalają na użycie tylko FP lub tylko ALU w każdym cyklu. Więc nic zaskakującego w tym że wyłączenie SMT(HT) na RaptorCove daje więcej niż wyłączenie SMT na Zen. 

 

Zen5 ma jeszcze więcej zasobów(względem Zen4) z których pożytek robi SMT.

 

EDIT:

Średnia wzrostu IPC dla SMT(Zysk z włączonego SMT względem wyłączonego SMT):

Zen4 +13%

Zen5 +18%

Edytowane teraz przez AMDK11

[tomcug 2 658]

2 godziny temu, AMDK11 napisał(a):

Właśnie testowałem nowego Cinebench 2026:

 

R5 9600X (ST ~5.4 GHz) RAM 5600MT 2x16GB(32GB)

Single Thread: 525p

Single Core (SMT): 719p (+37%)!

AMD podkreśla że SMT w Zen4 i Zen5 zajmuje 5% logiki(tranzystorów) rdzenia 

 

U9 285K (ST ~5.7 GHz)

Single Thread: 602p (Zen5 SMT +19%!)(LionCove ST +14.6% względem Zen5 ST(SMT OFF))

 

Okazuje się, że w CB 26 rdzeń Zen5 ma o ponad 20% wyższy IPC niż LionCove 

Przecież nie jest to żadne zaskoczenie, przy braku HT innego rozstrzygnięcia nie mogło być

[janek25 213]

 

Wrzucił juz ktoś wynik z porównania 285K vs 9950x?

[Phoenix. 5 050]

https://videocardz.com/newz/leak-suggests-amd-ryzen-7-9850x3d-may-land-at-a-similar-msrp-to-the-9800x3d

[Send1N 4 744]

@Pentium D dowiedziałeś się czegoś w sprawie nie działania tej nowej gry na w10?  chyba nasze nocne posty gdzieś wcięło  

[Pentium D 1 345]

@Send1N nie i w sumie w dupie z tym. W internecie sobie wynik zobaczę. R23 najlepszy 

50 minut temu, Phoenix. napisał(a):

https://videocardz.com/newz/leak-suggests-amd-ryzen-7-9850x3d-may-land-at-a-similar-msrp-to-the-9800x3d

Czyli ze 2750 zł za kilka MHz które niewiele zmienią w grach a do pracy są lepsze procki.

[Phoenix. 5 050]

12 minut temu, Pentium D napisał(a):

@Send1N nie i w sumie w dupie z tym. W internecie sobie wynik zobaczę. R23 najlepszy 

Czyli ze 2750 zł za kilka MHz które niewiele zmienią w grach a do pracy są lepsze procki.

Matematyka i liczenie trudna rzecz  

 

[AMDK11 35]

1 godzinę temu, janek25 napisał(a):

to średnia analiza bo smt od zawsze było wydajniejsze od HT a nie na zen 5

Za to w druga strone tez to działa .

Po wyłączeniu HT procesory intela lepiej bostują % w grach nż amd 

Zobaczysz że HT wróci. LionCove to nowa baza i całkowicie inne podejście dla Intela więc nie ryzykował wdrażania HT za pierwszym podejściem. Lip Bu Tan powiedział jasno że odejście od HT(SMT) było błędem i zamierza przywrócić.