AMD ZEN 6 (Olympic Ridge) - wątek zbiorczy

[Phoenix. 6 089]

https://videocardz.com/newz/amd-zen-6-olympic-ridge-ryzen-desktop-cpus-may-come-in-in-6-8-10-12-16-20-and-24-core-configs

[Raiven 23]

17 godzin temu, Phoenix. napisał(a):

https://videocardz.com/newz/amd-zen-6-olympic-ridge-ryzen-desktop-cpus-may-come-in-in-6-8-10-12-16-20-and-24-core-configs

Poczekam, popaczam, jak nie będzie wybuchać to wymieniam mojego 7 7700

[Phoenix. 6 089]

 

Zen7 na am5 w to mi graj!

[VRman 3 320]

No i w pizdu. I wylądował   

 

O ZEN7, ale nie wiadomo czy czasem już w Zen 6 nie wprowadzą tego posranego pomysłu. Oby nie.

 

 

 

Tak jak się obawiałem/spodziewałe, niestety.

AMD wychodzi ze strategii "dajmy graczom najszybszego proca w normalnej cenie".

 

Mówiąc krótko: Zen 7 (nie 6!) będzie niedostępny w wersji X3D dla 8-jajowców. Chcesz mieć cache i wydajność w grach? To płacz i płać. Chesz 6-8 rdzeni do gier? Kupuj 16.

 

edit: może być kastrat w formie 12c

 

Widać uczą się od Intela.  Tamci też cudowali z cięciem cache dla (wtedy w 100% wystarczających) 6 jaj.

 

Strasznie wkur(za)jąca i dołująca wiadomość, choć patrząc na roadmap vs. realne produkty, to N2X w Zen6 może się pojawić dopiero za 4 lata, a następny proces jeszcze do półtora roku później. Gość z filmiku niby latem 2025 coś gadał o roku 2026, ale bądźmy poważni - patrząc na roadmap TSMC, 3nm powinno wejść już dawno, a wejdzie w GPU dopiero za ok 2 lata. 

Tu niby mowa o malutkich "CPU tile" a nie dużych GPU, ale w obecnych realiach olewania graczy na rzecz AI...

 

no właśnie.

 

 

AMD już opóźniło Zeny 6, a potwierdzenia wersji Zen6 X3D na N2X nigdzie jeszcze nie było, więc spodziewam się niemiłej niespodzianki.

 

Oczywiście do tego czasu cud się nie wydarzy. 6 jaj nadal wystarczy, a powyżej 8 nie przyda się do gier o ile nie wpakują tam czegoś tylko po to, "żeby czymś zapchać te więcej rdzeni" przy totalnej olewce. Jak np. liczenie DRMów w Assassin's Creedach, przez piracka wersja chodziła o półkę lepiej (4c jak 6c, a 6c jak 8c) 

 

I tyle z tego noszenia AMD na rękach jako "tych dobrych".

Czyli ile za proca z 200MB v-cache? 4000? 6000zł?

Jak mawiał Nico Bellic z GTA IV: fuck this shit!

Edytowane 1 Marca przez VRman

[AMDK11 63]

[GB6 CPU] Unknown CPU CPU:

AMD Eng Sample: 100-000001713-21_N (10C 20T) Min/Max/Avg: 2083/2134/2114 MHz

CPUID: B80F00 (AuthenticAMD)

Single: 2268

Multi: 12866

https://t.co/Vna7WkyZG3

Edytowane 18 Marca przez AMDK11

[Phoenix. 6 089]

https://www.ppe.pl/news/404299/architektura-amd-zen-6-imponuje-w-pierwszych-testach-probka-inzynieryjna-medusa-point-pokonuje-uklady-zen-5.html

 

Prawdziwym zaskoczeniem są jednak wyniki testów. Próbka inżynieryjna układu Medusa Point uzyskała 2300 punktów w operacjach jednowątkowych oraz 13002 punkty w zadaniach wykorzystujących wszystkie dostępne rdzenie. Dla uzyskania odpowiedniego kontekstu warto zestawić te rezultaty ze średnimi wynikami dziesięciordzeniowego procesora Ryzen AI 9 365, opartego na architekturze Zen 5 i osiągającego w trybie przyspieszonym częstotliwość 5 GHz. Starszy układ notuje 2480 punktów w teście pojedynczego rdzenia oraz 12445 punktów w teście wielordzeniowym. Oznacza to, że jednostka Zen 6, mimo pracy z częstotliwością niższą o ponad połowę, jest o 4,4 procenta wydajniejsza w zadaniach wielowątkowych i zaledwie o 8 procent słabsza w operacjach na pojedynczym rdzeniu.

[rzymo 125]

Dobrze rozumiem te plotki / wycieki, że twierdzą one, iż:

 

'Zen 6 trzymający zegar ~2 GHz ma być prawie tak samo szybki jak Zen 5 boostujący w okolice 5 GHz...'

 

Taa, jasne 

A po premierze szok, zdziwienie, miliony pytań bez odpowiedzi, dlaczego tylko kilkanaście % do przodu przy tym samym zegarze...

Edytowane 18 Marca przez rzymo

[Phoenix. 6 089]

Ale czego nie rozumiesz jak masz wyniki w bazie ?? 

[VRman 3 320]

Wszystko będzie zależało od kontekstu - jaki pobór prądu, jakie priorytety, jaka konfiguracja wszystkiego i w co celowano przy tej konfiguracji.

 

blablabla o tym jak to widzę na dziś:

Spoiler

Nadal nie wiadomo co z procesem. Miało być N2X, co było śmieszną bzdurą już te 9 mieisęcy temu jak MLiD o tym mówił. Teraz wiadomo, że część Zen 6 będzie na 3nm jednak. 

MLiD mówi, że desktopy dostaną 2nm, w formie co najmniej N2P, ale nie wiadomo. Miały być latem 2026, a teraz to już jest rok 2027.

Do tego N2X nie będzie dostępny pod koniec roku 2026, żeby robić Ryzeny w N2X.

 

Z punktu widzenia kogoś zainteresowanego tylko X3D, nadal nie wiem czy trzeba będzie czekać do początku 2027, czy do 2028, czy do 2029-30, jeśli się okaże, że N2X przesunięto na Zen 7.

Zen 6 miał dać fajny (więcej niż 15%, a nawet 20-30%) wzrost w jednowątkowej z dwóch powodów. PIerwszy to przysunięci I/O die, co poprawi czas dostępu do pamięci. A drugi to właśnie zalety N2X, dzięki którym w najlepszych jednostkach miało być 7GHz (oczywiście nie all-core, ale na 1-2 rdzeniach).

Jeśli desktopowe Zeny 6 najpierw dostaną 3nm to będzie "z dużej chmury mały deszcz".

W takim scenariuszu będę trzymał kciuki za sporą obsuwę wersji X3D, żeby wyszło jak N2X stanie się realnie dostępny, bo dla +10-15% to nikt 9800X3D zmieniał nie będzie. 

 

Edytowane 18 Marca przez VRman

[rzymo 125]

3 godziny temu, Phoenix. napisał(a):

Ale czego nie rozumiesz jak masz wyniki w bazie ?? 

W bazie czego? Procesorów, których poprawnych taktowań nie są w stanie odczytać żadne obecne programy diagnostyczne? 

 

Edytowane 18 Marca przez rzymo

[AMDK11 63]

Pytanie brzmi, czy uzyskane wyniki są faktycznie przy częstotliwości około 2,0 GHz.

 

Międzynarodowe fora są zaskoczone, że L1-I nadal jest 32 KB, ponieważ wiadomo, że Zen6 mógł m.in zmienić L1-I na 64 KB, co pomogłoby nie tylko w ST. Chyba że GB6.6.0 nie jest w stanie prawidłowo wskazać parametrów Zen6, w takim przypadku taktowanie również mogłoby nie być prawidłowe.

Edytowane 19 Marca przez AMDK11

[rzymo 125]

Tylko że nie zawsze większy cache = lepiej, w zastosowaniach kompresja audio / wideo to jest często odwrotnie.

Bo dane się nie powtarzają, więc nie chcesz tracić czasu na szukanie ich w duuużej pamięci cache.

 

[VRman 3 320]

Ja od wielu lat liczyłem na hybrydowe układy, ale od kilku lat ceny wafli lecą w górę i się już raczej nie doczekam,

 

Chodziło mi o to, żeby obejść konieczność kompromisu tak, żeby dublować - drogo, ale chyba lepiej drogo i kupić np. procesor czy kartę dziś, niż czekać dekadę na taką samą wydajność, bo postęp walnął w ścianę i teraz dłubie w tej ścianie łyżką.

 

Twórca kodu by mógł sobie wybrać czy chce puścić to przez proc z większym cache, czy z mniejszym. Podobnie w GPU, osobne cache i segmenty, a dev sobie wybiera co mu bardziej pasuje.

 

To by miało masę wad, oczywiście, ale "jak coś jest do wszystkiego, to jest do niczego".

 

Gdyby nie szał na AI to jakieś małe szanse by były. Ale żeby realne to sytuacja musiałaby przypominać tą sprzed dekady albo dalej i nie widzę teraz na to szans. Chyba, że znowu przypadkiem jak X3D V-cache, który AMD zrobiło "niechcący" bo celowali tym w coś zupełnie innego niż gry, a skończyło się na tym, że to właśnie dla gier był swego rodzaju przełom.

Edytowane 18 Marca przez VRman

[Marko852 13]

4 godziny temu, Phoenix. napisał(a):

https://www.ppe.pl/news/404299/architektura-amd-zen-6-imponuje-w-pierwszych-testach-probka-inzynieryjna-medusa-point-pokonuje-uklady-zen-5.html

 

Prawdziwym zaskoczeniem są jednak wyniki testów. Próbka inżynieryjna układu Medusa Point uzyskała 2300 punktów w operacjach jednowątkowych oraz 13002 punkty w zadaniach wykorzystujących wszystkie dostępne rdzenie. Dla uzyskania odpowiedniego kontekstu warto zestawić te rezultaty ze średnimi wynikami dziesięciordzeniowego procesora Ryzen AI 9 365, opartego na architekturze Zen 5 i osiągającego w trybie przyspieszonym częstotliwość 5 GHz. Starszy układ notuje 2480 punktów w teście pojedynczego rdzenia oraz 12445 punktów w teście wielordzeniowym. Oznacza to, że jednostka Zen 6, mimo pracy z częstotliwością niższą o ponad połowę, jest o 4,4 procenta wydajniejsza w zadaniach wielowątkowych i zaledwie o 8 procent słabsza w operacjach na pojedynczym rdzeniu.

zależy kto testuje i jaki laptop

klik

 

https://browser.geekbench.com/processors/amd-ryzen-ai-9-365

stawiam że test zen6 też był z trybem turbo, tym bardziej że niby tylko 2GHz osiągnęła próbka inżynieryjna jak bazowa to 2,4GHz?

 

A jeszcze bardziej prawdopodobny jest tu fake.

 

[Phoenix. 6 089]

Dlatego nie znajac limtow mocy trudno porownac 1:1. 

36 minut temu, rzymo napisał(a):

W bazie czego? Procesorów, których poprawnych taktowań nie są w stanie odczytać żadne obecne programy diagnostyczne? 

 

Ja to rozumiem ale zawsze probki maja niskie zegary, jaki byl konkretny to tego nie wie nikt. 

https://videocardz.com/newz/amd-medusa-point-leak-shows-10-core-zen-6-apu-beating-ryzen-ai-9-365-in-geekbench-multi-core

[rzymo 125]

No dobra, ale chyba nie myślisz, że procesor ~2.3 GHz zbliża się wynikami do tego z zegarami w pobliżu 5 GHz? Oczywistym jest, że jest to błąd odczytu zegara przez soft.

Będzie jak zawsze - kilka-kilkanaście procent wzrostu z generacji na generację (przy tym samym, taktowaniu), zależnie od zastosowania. W tym przypadku dodatkowe kilka % wleci z SoC, które w końcu zacznie być robione w niższym procesie i już nie będzie żarło kilkanaście watów nawet w idle, przy nic nie robieniu...

 

 

[tomcug 3 557]

1 minutę temu, rzymo napisał(a):

No dobra, ale chyba nie myślisz, że procesor ~2.3 GHz zbliża się wynikami do tego z zegarami w pobliżu 5 GHz? Oczywistym jest, że jest to błąd odczytu zegara przez soft.

Soft po prostu podaje zegar bazowy bez Turbo i tyle

[AMDK11 63]

12 godzin temu, rzymo napisał(a):

Tylko że nie zawsze większy cache = lepiej, w zastosowaniach kompresja audio / wideo to jest często odwrotnie.

Bo dane się nie powtarzają, więc nie chcesz tracić czasu na szukanie ich w duuużej pamięci cache.

 

Zen5 ma problemy z przepustowością i opóźnieniami ze względu na m.in dwukrotnie szerszy front-end (w tym dekoder 2x4-Wide (łącznie 8-Wide) w porównaniu z 4-Wide (Zen4)). Zen5 pobiera teraz dwukrotnie więcej danych z L1-I, mając taką samą pojemność jak Zen4 (32 KB). ITLB L1 ma te same 64 wpisy, podczas gdy dla L2(1MB), ITLB wzrósł z 512 wpisów (Zen4) do 2048 wpisów w Zen5, czyli czterokrotnie więcej.

 

Wszystko jest w porządku, dopóki segmenty kodu mieszczą się w 32 KB L1-I. Jednak w przypadku, gdy się nie mieszczą, Zen5 ma problemy, ponieważ opóźnienie znacznie rośnie, a przepustowość spada, mimo że L2 ITLB działa jak Victim, tj. rozszerzenie L1 ITLB.

 

EDIT:

Dla porównania:

LionCove ma 64 KB L1-I i ITLB z 256 wpisami (Zen5 – ITLB 64 wpisy), podczas gdy L2 ITLB jest taki sam jak w Zen5 (2048 wpisów).

 

W związku z tym uważa się, że w Zen6 zwiększenie L1-I do 48–64 KB i ITLB do 128–256 wpisów, wraz z innymi zmianami mikroarchitektury, powinny przynieść wymierne korzyści IPC. Powinno to pozwolić na utrzymanie wysokiej przepustowości rdzenia w większej części kodu. 

 

TLB (Translation Lookaside Buffer) w rdzeniach to bardzo szybki bufor, który trzyma kopie tłumaczeń adresów wirtualnych na fizyczne razem z bitami uprawnień i ważności z tablic stron. Rdzeń sprawdza TLB przy każdym dostępie do pamięci opartym o adres wirtualny; jeśli translacji tam nie ma, używany jest page table walker.

Edytowane 19 Marca przez AMDK11

[Phoenix. 6 089]

 

[AMDK11 63]

Zastanawiam się, czy AMD w przypadku Zen6 zrobiło coś, aby lepiej wykorzystać dekodery 2x4-Wide w ST.

 

Edit: 

Działanie front-Endu Zen5 nie jest dla mnie do końca jasne.

 

AMD używa sprytnej gry słów, aby unikać odpowiedzi. Z jednej strony, klastry pobierania i dekodowania (2x 4-Wide) służą do zapobiegania blokowaniu wątków SMT. Oznacza to, że po wyłączeniu SMT, ST ma dostępny tylko jeden klaster, ponieważ głównym źródłem instrukcji jest 12-Wide op cache.

 

Z drugiej strony ChatGPT twierdzi, że nie chodzi o to, że oba klastry nie są dostępne dla ST, ale o to, że w zależności od ILP i zależności w kodzie, ST wykorzystuje drugi klaster w ograniczonym zakresie. Cholera, nie ma jasnej odpowiedzi. 

Edytowane 21 Marca przez AMDK11

[VRman 3 320]

wpis z niską zawartością użyteczności

 

Wczoraj w pogadance MLiD powiedział, że spodziewa się Zen 6 X3D pomiędzy późną wiosną a połową roku.

Moim zdaniem nadal to się nie trzyma kupy, ale to i tak już robi 2 lata zamiast roku, które chcący lub niechcący sugerował w czerwcu mówiąc, że nowe Zeny już za rok. 

Te bez X3D są już opóźnione na 2027 oficjalnie, a N2X za cholerę nie będzie dostępny dla CPU AMD już za rok.

Mimo wszystko człowiek głupio-optymistyczny, jakim niestety jestem wbrew pozorom, łapie się tej nadziei na najlepszy scenariusz. 

N3?

N2?

Czy jakimś cudem N2X? Ale jeśli N2X to czy AMD zdecyduje się opóźnić X3D aż o rok? No w sumie przy Zen5 AMD zaliczyło największą wtopę od czasów Faildozera - w zasadzie zerowa poprawa względem Zen 4. Kompletny fail z punktu widzenia rynku desktop DIY. Jednak X3D przykrył tą porażkę, bo tu akurat był bardzo fajny postęp, który to jednak nie wynikał zupełnie ze zmian Zen 4> Zen 5. 

Tym razem "goły" Zen 6 będzie wyraźnie lepszy od Zena 5, choćby z powodu zmiany  w architekturze, które poprawią czasy dostępu do RAMu (już widzę oczami wyobraźni idiotów na Youtube, którzy poprawę przypiszą wyższym transferom DDR5 )

czyli teoretycznie AMD nie musi się z X3D spieszyć. Owszem, Intel będzie miał odpowiedź znacznie przed premierą Zenów 7, ale to, że Intel zrobi proce z dodatkowym 100-200MB cache'u nie znaczy jeszcze, że ma zamiar zaoferować ten cholernie drogi w produkcji wariant graczom. 

 

Z dwojga złego wolałbym chyba obsuwę niż X3D na N3 czy N2.

To czym miało być N2, rewolucją GAA itp. jest rozwalone na trzy kroki.

N2 - nie, to jeszcze nie to

N2X - O, no teraz to możemy gadać

A16 - możliwe, że dopiero tutaj dostaniemy 100% tego, co nam obiecywano w 2020 przy pierwszych obietnicach GAA - wtedy to się nazywało... 3nm. 

Miało być w 2024. 

 

[VRman 3 320]

Phoenix wrzucił, a ja przerzucam do tego wątka

https://wccftech.com/intel-coyote-cove-p-cores-nova-lake-cpus-higher-ipc-but-lower-clocks-vs-amd-zen-6/

 

Zauważcie N2P w tabelce.

Kolejny puzzle do układanki "proces Zen 6" i kolejny sygnał (albo i nie, może tylko dali na podstawie starszych plotek) że o N2X MLiD strasznie przybzdurzył w czerwcu 2025.

 

Fabryka w Japonii lub USA ma uruchomić masową produkcję chipów 3nm w... 2028.

Ja nawet nie mam pewności czy N2X dostaniemy w Zen 7 w półce 1000-2000zł proców do desktopów gamingowych.

Edytowane 5 Kwietnia przez VRman

[AMDK11 63]

ISA dla Zen6 jest już zamknięty i ma zawierać:

 

APX - daje więcej „oddechu” dla kodu całkowitoliczbowego: podwaja liczbę rejestrów ogólnego przeznaczenia z 16 do 32, dodaje nowy prefix REX2 i zmiany, które mają zmniejszać liczbę loadów/storów oraz przełożeń rejestrów. To zwykle najbardziej pomaga kodowi z dużym naciskiem na integer, kompilatorom i ogólnie gęstym pętlom.

 

AVX10 - oznacza bardziej jednolity wektorowy ISA dla x86, z możliwością konfiguracji 256-bit albo 512-bit w zależności od platformy, co ułatwia przenośność binarek i pracę kompilatorom.

 

FRED - oznacza nowy model wejścia/wyjścia z wyjątków i przerwań, który ma zastępować stare ścieżki przez IDT i IRET krótszymi przejściami o niższej latencji i lepszej odporności systemowej. To jest przede wszystkim temat dla kernela, hypervisora i warstwy niskopoziomowej.

 

Edytowane 5 Kwietnia przez AMDK11

[VRman 3 320]

 

8 minut temu, AMDK11 napisał(a):

i FRED

O, miło z tym Polskim akcentem. Da się pograć w BIOSie?

 

 

edit:

 

8 minut temu, AMDK11 napisał(a):

FRED - oznacza nowy model wejścia/wyjścia z wyjątków i przerwań, który ma zastępować stare ścieżki przez IDT i IRET krótszymi przejściami o niższej latencji i lepszej odporności systemowej. To jest przede wszystkim temat dla kernela, hypervisora i warstwy niskopoziomowej.

 

To wygląda za pięknie. Od lat gadam, że przydałby się sprzęt dedykowany pod wydajność jednowątkową tak, żeby OS i soft tego nie psuł, bo mamy po 30 latach regres względem kompów z lat 90tych w wielu istotnych miejscach. 

A tu coś o obniżaniu latency i o lepszej odporności systemowej - w jakim sensie? W sensie odporności na ataki czy odporności na zamulanie wątka ważnego pierdołami "bo system miał ochotę"? Jak to drugie to zajebiście. Naprawdę ciężko mi powstrzymać optymizm. Zgaście go proszę zanim się rozjara ogniem na 3 metry, bo nie lubię rozczarowań

Edytowane 5 Kwietnia przez VRman

[AMDK11 63]

Przez kilka stron na forum Anandtech pisali o tym, ale ktoś wrzucił to:

 

‘novalake’ Intel Nova Lake CPU with 64-bit extensions, MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, CX16, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, AVX-VNNI, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, AVXVNNIINT16, SHA512, SM3, SM4, PREFETCHI, APX_F, AVX10.1, AVX10.2 and MOVRS instruction set support.

 

‘znver6’ AMD Family 1ah core based CPUs with x86-64 instruction set support. (This supersets BMI, BMI2, CLWB, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCLMUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT, RDPID, WBNOINVD, PKU, VPCLMULQDQ, VAES, AVX512F, AVX512DQ, AVX512IFMA, AVX512CD, AVX512BW, AVX512VL, AVX512BF16, AVX512VBMI, AVX512VBMI2, AVX512VNNI, AVX512BITALG, AVX512VPOPCNTDQ, GFNI, AVXVNNI, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT, PREFETCHI, AVXVNNIINT8, AVXIFMA, AVX512FP16, AVXNECONVERT, AVX512BMM and 64-bit instruction set extensions.)

 

Prawdopodobnie w NowaLake będzie ale nie wiem czy w Zen6. Z drugiej strony i tak minie trochę czasu zanim APX się upowrzechni. 

 

EDIT:

FRED jest w PantherLake i jest potwierdzone że będzie w Zen6.

https://www-phoronix-com.translate.goog/review/intel-fred-panther-lake?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

Edytowane 5 Kwietnia przez AMDK11