Intel Arrow Lake / Lunar Lake / Panther Lake - 15 generacja

[Kadajo 7 405]

 

 

[areczek1987 899]

 

 

https://www.techpowerup.com/329513/intel-18a-process-node-clocks-an-abysmal-10-yield-report

 

 

Edytowane 5 Grudnia 2024 przez areczek1987

[AMDK11 35]

Jeśli to prawda to w Intelu jest naprawdę kiepsko.

Edytowane 9 Grudnia 2024 przez AMDK11

[robbo2k 23]

Do "board of directors  Intela trafili Eric Meurice (Były prezes AMSL)  and Steve Sanghi (Microchip) Pat im pogratulował i ciągle ma w opisie Intela.  Sa plotki iz to  ludzie od Pata  (obie osoby to przemysł produkcji chipów) i  Pat wraca a fabryki zostają w Intelu bo po co by brali dwóch ludzi od tego. 

 

 

[AMDK11 35]

https://www-techpowerup-com.translate.goog/329613/intel-18a-yields-are-actually-okay-and-the-math-checks-out?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc

 

"Wydajność Intel 18A jest w porządku, a matematyka się zgadza"

Edytowane 9 Grudnia 2024 przez AMDK11

[Phoenix. 4 713]

 

[DżonyBi 1 969]

Pomódlmy się

 

https://www.money.pl/gospodarka/intel-ma-problemy-byly-szef-apeluje-o-modlitwe-za-pracownikow-7101518499576448a.html

[Phoenix. 4 713]

offtop: https://ithardware.pl/aktualnosci/intel_pentium_30_letni_blad-37222.html

[kubikolos 1 324]

W dniu 9.12.2024 o 09:06, AMDK11 napisał(a):

"Wydajność Intel 18A jest w porządku, a matematyka się zgadza"

Nie do końca, aktualnie uzysk i wydajność jest opóźniona w stosunku do planu.

 

Najpewniej wyjdzie jak zwykle tj. nie wyjdzie = proces przegra z TSMC = panther nie dociągnie.

 

 

 

Przy okazji najciekawiej bedzie jak pojawi sie unified core bo oni porzucaja P i chca rozwijac E jako unified

[AMDK11 35]

https://chipsandcheese-com.translate.goog/p/examining-intels-arrow-lake-at-the?_x_tr_sl=en&_x_tr_tl=pl&_x_tr_hl=pl&_x_tr_pto=sc&_x_tr_hist=true

 

Niestety, LionCove w ArrowLake ma żenująco wysokie opóźnienie i żenująco niską przepustowość pamięci podręcznej, zwłaszcza L3, w porównaniu do Zen5.

 

Chociaż sam rdzeń LionCove ma bardzo wysoki IPC, traci wiele z powodu zepsutego/nisko taktowanego podsystemu pamięci podręcznej i magistrali pierścieniowej:

 

https://chipsandcheese.com/p/lion-cove-intels-p-core-roars

 

Innymi słowy, Zen5 ma niższy wewnętrzny IPC, ale nadrabia to znacznie lepszym podsystemem pamięci podręcznej i magistralą pierścieniową.

 

LionCove ma znacznie wyższy wewnętrzny IPC, ale hamulcem jest znacznie gorszy podsystem pamięci podręcznej i magistrala pierścieniowa.

 

Wygląda na to, że naprawienie problemów z opóźnieniami i przepustowością pamięci podręcznej-magistrali pierścieniowej da sporego kopa LionCove.

 

Zmieniam zdanie na temat samego LionCove. Sam projekt nie jest zły (ma duży potencjał i jest sporo potężniejszy od GoldenCove), ale w swojej końcowej formie/produkcie (ArrowLake) wygląda źle/kiepsko.

 

Jest druga strona medalu, Zen5 ma najlepszy predyktor i pobieranie wstępne co też może mieć a raczej ma duży wpływ na przepustowość.

Edytowane 12 Grudnia 2024 przez AMDK11

[tomcug 2 440]

22 minuty temu, PiPoLiNiO napisał(a):

1.5V w gierkach, hahahahahahahahahahahaa. Kisne... Intel jest nie do podrobienia

To jest napięcie regulatora woltażu, a nie rdzeni geniuszu

[tomcug 2 440]

To jest napięcie regulatora, rdzenie dostają niższe.

[AMDK11 35]

Cytat

Intel Panther Lake samples with flagship 18A node have been powered on at eight customers — Co-CEOs dispel rumors regarding poor silicon health

https://www.tomshardware.com/pc-components/cpus/intel-panther-lake-samples-with-flagship-18a-node-have-been-powered-on-at-eight-customers-co-ceos-dispel-rumors-regarding-poor-silicon-health#xenforo-comments-3865005

 

"Próbki procesorów Intel Panther Lake z flagowym węzłem 18A zostały włączone u ośmiu klientów — współprezesi rozwiewają plotki dotyczące złego stanu krzemu"

Edytowane 14 Grudnia 2024 przez AMDK11

[robbo2k 23]

Co rozwiewają niby?  Ze wyprodukowali 8 sprawnych CPU z  864 wafli   

[AMDK11 35]

Dokładnie

[wallec 800]

https://www.youtube.com/watch?v=RVLpGFez8pU

 

Przeżyjmy to jeszcze raz.

[Phoenix. 4 713]

https://videocardz.com/press-release/intel-shares-core-ultra-200s-performance-status-4-out-5-problems-solved

[Doamdor 1 778]

https://www.techpowerup.com/review/arrow-lake-retested-with-latest-24h2-updates-and-new-bios/

[Phoenix. 4 713]

https://ithardware.pl/aktualnosci/intel_x86s_koniec_projektu-37455.html

 

Ktos tupisal o przyszlosci tego ? @AMDK11

27 minut temu, Doamdor napisał(a):

https://www.techpowerup.com/review/arrow-lake-retested-with-latest-24h2-updates-and-new-bios/

Niestety magicznymi sztuczkami nie wyklepia lepszej wydajnosci Beda tylko subtelne roznice.

Edytowane 20 Grudnia 2024 przez Phoenix.

[AMDK11 35]

Nie spodziewam się wiele więcej od Intela. Podejrzewam, że NovaLake da IPC wyższe średnio 15-20% (tyle ile oczekiwałem dla Arrow(LionCove)).

 

Jeśli nowe rdzenie P-Core w Nova nie dadzą +15-20% to będzie już tylko równia pochyła.

 

Zen 6 pewnie da więcej.

Edytowane 22 Grudnia 2024 przez AMDK11

[TheMr. 2 602]

Wczoraj czytałem test jakiegoś procesora Intela w CS2 który dostał "patch". Okazało się że zablokowanie E-cores dało większą wydajność, spadło zużycie CPU, i efektywność energetyczna wzrosła dzięki czemu FPS/W wzrósł. Tyle można powiedzieć o E-cores Intela  

 

[SebastianFM 344]

@TheMr. to nie ma nic wspólnego z samymi rdzeniami E, zastanów się, że w 13 i 14 generacji nie było tego problemu.

[Phoenix. 4 713]

2 godziny temu, AMDK11 napisał(a):

Jeśli nowe rdzenie P-Core w Nova nie dadzą +15-20% to będzie już tylko równia pochyła.

IPC to jedno ale te opoznienia musza poprawic i bedzie jako tako

[Doamdor 1 778]

Może ktoś się w końcu skusi na Intela.

 

 

 

https://videocardz.com/newz/asus-introduces-rog-strix-z890-h-ro-ji-special-edition-motherboard

 

[AMDK11 35]

W dniu 23.12.2024 o 00:23, Phoenix. napisał(a):

IPC to jedno ale te opoznienia musza poprawic i bedzie jako tako

 

Nieważne, jak na to spojrzeć, opóźnienie wpływa na rzeczywiste osiągi IPC.

 

Mniejsze opóźnienia oznaczają mniej przestojów, a rdzeń może pobrać i przetworzyć więcej danych w tym samym czasie, co finalnie daje wyższy IPC.

 

Kiedyś poruszyłem ten temat na forum Anandtech. Twierdzili, że pamięć podręczna i opóźnienia nie mają nic wspólnego z IPC. Po kilku stronach dyskusji zdali sobie sprawę, że tkwili w błędnym przekonaniu.

 

Nawet na Chips and Cheese twierdzą, że Zen X3D daje generacyjny skok IPC (oczywiście nie w każdej aplikacji).

 

To tak nawiasem jako ciekawostka

 

 

Drugi schemat wkleiłem już kilka stron temu, ale zrobię to jeszcze raz:

Opóźnienie i przepustowość cache L3 w ArrowLake są po prostu okropne. Nawet L1-D 48KB w Zen 5 ma znacznie większą przepustowość. Możnaby to tłumaczyć brakiem AVX512 i HT(SMT) w LionCove, ale czy nie ma to wpływu na wszystkie inne aplikacje/instrukcje?

 

 

Niestety, wysoka przepustowość pomiędzy SoC Tile i Compute Tile jest hamowana przez wysokie opóźnienia i niską przepustowość L3:

 

Można by pomyśleć że kafelki nie są problemem tylko projekt Compute Tile.

Edytowane 29 Grudnia 2024 przez AMDK11