Skocz do zawartości

AMD ZEN 5 (SERIA RYZEN 9xxx / SOCKET AM5) - wątek zbiorczy


Rekomendowane odpowiedzi

Opublikowano (edytowane)

@Send1N 

 

tenor.gif

 

tenor.gif

 

Sporo grało się w Cinebench R20/23, lecz sylwester należy do jednej kobiety. ;D

 

Jak odpale Intela, to przetestuję nowego Cinebench, bo na AMD to już nie to samo, a tym bardziej na 9800X3D. 

Edytowane przez Doamdor
  • Like 1
Opublikowano (edytowane)

Właśnie testowałem nowego Cinebench 2026:

 

R5 9600X (ST ~5.4 GHz) RAM 5600MT 2x16GB(32GB)

Single Thread: 525p

Single Core (SMT): 719p (+37%)!

AMD podkreśla że SMT w Zen4 i Zen5 zajmuje 5% logiki(tranzystorów) rdzenia ;)

 

U9 285K (ST ~5.7 GHz)

Single Thread: 602p (Zen5 SMT +19%!)(LionCove ST +14.6% względem Zen5 ST(SMT OFF))

 

W CB 26 rdzeń Zen5 ma o ponad 20% wyższy IPC niż LionCove :D

 

 

Edytowane przez AMDK11
Opublikowano (edytowane)

Up@

Nie do końca. Widać, jak Zen5, dzięki SMT, wyciska z szerokości rdzenia tyle, ile się da. LionCove, z powodu braku SMT, nie wyciska z rdzenia tyle, ile mógłby.

 

Zen5 ma 2 klastry dekoderów (2x 4-Wide (łącznie 8-Wide, głównie dla SMT)), a w ST, poza rzadkimi przypadkami, może działać tylko na jednym klastrze dekoderów (4-Wide - tyle ile ma Zen4(4-Wide)). Jest to świadomy wybór AMD(Złożoność logiki(llość tranzystorów) a także energooszczędność), ponieważ głównym źródłem instrukcji nowoczesnej architektury x86 (zwłaszcza Zen) jest pamięć podręczna mikroinstrukcji(op cache 12-Wide dla ST), a dekoder pełni rolę uzupełniającą i wspomagającą. Zen5, jak podkreśla AMD, stanowi nowy fundament dla przyszłych rozwiązań (Zen6, Zen7 itd.). Zen6 w dużej mierze (spekuluje się) wykorzystuje dekodery 2x4-Wide dla ST i op cache 16-Wide.

 

Zen5 to 6ALU + 4AGU(Zen4 4ALU + 3AGU) więc SMT ma większe pole do popisu.

 

EDIT:

Aby w pełni zoptymalizować poszerzony i od nowa zaprojektowany Zen5, AMD poszło na kompromis i podzieliło projekt na dwa etapy: Zen5(duża rozbudowa z częściową optymalizacją) i Zen6(częściowa rozbudowa z dużą optymalizacją).

 

Na przykład, niektóre instrukcje (w tym wektorowe FP) przeszły z jednocyklowego na dwucyklowe opóźnienie w porównaniu z Zen4. AMD przypisuje to dużej złożoności, którą musiano zredukować w nowym rdzeniu Zen5.

 

Zen6 ma to naprawić. W Zen5 skupiono się jednak przede wszystkim na agresywnej optymalizacji pamięci podręcznych L1, L2 i L3 z bardzo niskimi opóźnieniami i ogromną przepustowością, a być może przede wszystkim na ciągłym dostarczaniu strumienia instrukcji, co oznacza nowy, stosunkowo potężny predyktor (m.in BPU + BTB) który przewiduje dwie na przód, bardzo długie i skomplikowane wzorce rozgałęzień. LionCove przewiduje tylko 1, dość krótkie i mniej złożone wzorce rozgałęzień co jest częściowo powodem kiepskiej przepustowości L3 i musem implementacji dużego L2 oraz awaryjnego L1.5-D.

 

Wygląda na to, że priorytetem Intela w LionCove była rozbudowa rdzenia (pojedynczy dekoder 8-Wide) i buforów. Predyktorem i pamięcią podręczną zajmiemy się innym razem. LionCove zmaga się z większą liczbą pustych cykli podczas oczekiwania na instrukcje (spowodowanych m.in. BPU + pamięcią podręczną), dlatego zastosowano w nim 192 KB awaryjnej pamięci podręcznej L1.5-D.

  

Edytowane przez AMDK11
Opublikowano

@AMDK11 Ja się nie znam na tych dekoderach. Ale czy taka analiza to nie jest zbyt mocne uproszczenie?

Czy to niczym porównanie v6 lepsze od r4 w silniku spalinowym? Tam zapewne są dziesiątki miejsc + wiele wielokrotnych zależności pomiędzy nimi gdzie można wtopić na wydajności.

Opublikowano (edytowane)
1 godzinę temu, AMDK11 napisał(a):

Up@

Nie do końca. Widać, jak Zen5, dzięki SMT, wyciska z szerokości rdzenia tyle, ile się da. LionCove, z powodu braku SMT, nie wyciska z rdzenia tyle, ile mógłby

sie tak nie podniecaj tym swoim syna 9600x xD

 

bez x3d w grach te procesory sie aż tak nie różnią wydajnością

Piszesz rzeczywistość na nowo xD

 

Akurat brak HT to dobra sprawa.

Jeszcze ten dodatowy worek na plecach arrow lake by spowodował kolejny realny spadek wydaności

 

Edytowane przez janek25
  • Upvote 1
Opublikowano (edytowane)

Jeśli już, to 9600X (Zen5), bo 7500f to Zen4 ;)

 

W grach bez x3D nie różnią się zbytnio, ponieważ wąskim gardłem jest konstrukcja chipletów (R 9000 i U 200).

 

Po prostu piszę to, czego dowiedziałem się z analizy obu mikroarchitektur (Zen5 i LionCove) :D 

Edytowane przez AMDK11
Opublikowano
1 minutę temu, AMDK11 napisał(a):

czego dowiedziałem się z analizy obu mikroarchitektur (Zen5

to średnia analiza bo smt od zawsze było wydajniejsze od HT a nie na zen 5

Za to w druga strone tez to działa .

Po wyłączeniu HT procesory intela lepiej bostują % w grach nż amd 

Opublikowano (edytowane)

@janek25

Ponieważ GoldenCove/RaptorCove ma współdzielony (zunifikowany) harmonogram i porty wykonawcze dla ALU i FP (3xALU/FP + 2ALU).

Zen4 ma osobny harmonogram i porty wykonawcze dla ALU i osobny dla FP.

 

Intel zawsze (do czasu RedwoodCove) stosował implementację zunifikowanego harmonogramu ALU/FP, a Zen zawsze stosował dedykowane harmonogramy. LionCove jest pierwszą mikroarchitekturą w historii Intela, która wprowadza dedykowane harmonogramy dla ALU i osobny dla FP. Uważam, że jest to istotne zarówno w obciążeniach mieszanych, jak i SMT. I główny powód dla którego nie ma HT w LionCove a wróci prędzej czy później ;)

 

Tym bardziej że jednostki FP na tych samych portach wykonawczych co jednostki ALU pozwalają na użycie tylko FP lub tylko ALU w każdym cyklu. Więc nic zaskakującego w tym że wyłączenie SMT(HT) na RaptorCove daje więcej niż wyłączenie SMT na Zen. 

 

Zen5 ma jeszcze więcej zasobów(względem Zen4) z których pożytek robi SMT.

 

EDIT:

Średnia wzrostu IPC dla SMT(Zysk z włączonego SMT względem wyłączonego SMT):

Zen4 +13%

Zen5 +18%

Edytowane przez AMDK11
Opublikowano
2 godziny temu, AMDK11 napisał(a):

Właśnie testowałem nowego Cinebench 2026:

 

R5 9600X (ST ~5.4 GHz) RAM 5600MT 2x16GB(32GB)

Single Thread: 525p

Single Core (SMT): 719p (+37%)!

AMD podkreśla że SMT w Zen4 i Zen5 zajmuje 5% logiki(tranzystorów) rdzenia ;)

 

U9 285K (ST ~5.7 GHz)

Single Thread: 602p (Zen5 SMT +19%!)(LionCove ST +14.6% względem Zen5 ST(SMT OFF))

 

Okazuje się, że w CB 26 rdzeń Zen5 ma o ponad 20% wyższy IPC niż LionCove :D

Przecież nie jest to żadne zaskoczenie, przy braku HT innego rozstrzygnięcia nie mogło być :)

Opublikowano
1 godzinę temu, janek25 napisał(a):

to średnia analiza bo smt od zawsze było wydajniejsze od HT a nie na zen 5

Za to w druga strone tez to działa .

Po wyłączeniu HT procesory intela lepiej bostują % w grach nż amd 

Zobaczysz że HT wróci. LionCove to nowa baza i całkowicie inne podejście dla Intela więc nie ryzykował wdrażania HT za pierwszym podejściem. Lip Bu Tan powiedział jasno że odejście od HT(SMT) było błędem i zamierza przywrócić. 

Jeśli chcesz dodać odpowiedź, zaloguj się lub zarejestruj nowe konto

Jedynie zarejestrowani użytkownicy mogą komentować zawartość tej strony.

Zarejestruj nowe konto

Załóż nowe konto. To bardzo proste!

Zarejestruj się

Zaloguj się

Posiadasz już konto? Zaloguj się poniżej.

Zaloguj się
  • Ostatnio przeglądający   0 użytkowników

    • Brak zarejestrowanych użytkowników przeglądających tę stronę.

  • Popularne tematy

  • Najnowsze posty

    • @Keleris U mnie również występuje rozbieżność napięć procesora względem ustawień w BIOSie, ale jest ona przeważnie niższa i wynosi około 38mV, czyli jak ustawię w BIOSie 1.3875V to z poziomu Windows'a otrzymuję 1.35V. Dodatkowo przy mocniejszym podkręceniu (4.2GHz+) miałem aktywny Loadline Calibration, aby nie musieć właśnie ładować wysokiego napięcia na procka   Te moduły GEIL'a robią tRFC 35 z lekkim zapasem bezpieczeństwa/stabilności, bo są one zdolne do zejścia w okolice tRFC 32, nadal przy prędkości DDR2-900 i CL4:     Nie ma to już większego wpływu na wydajność, a ewentualna różnica mieści się w granicach błędu pomiarowego.   Im niższe tRFC chcemy osiągnąć, tym wyższe napięcie zasilające moduły będzie potrzebne do ich ustabilizowania, a to z kolei wymusi konieczność lepszego ich chłodzenia, aby tę stabilność zachować   tRFC 31 również zadziałało, ale wymagało już podniesienia napięcia do 2.3V, gdzie powyższe tRFC 32 zadowoliło się napięciem 2.2V.   ...   Polecam Ci również ustawiać pamięci za pomocą MemSet'a z poziomu Windows'a   Ja ostatnio robię tak, że w BIOSie ustawiam FSB Strap na 400MHz (o ile mam taką opcję i wyłącznie przy okolicach 400-500MHz faktycznego FSB), wybieram dzielnik pamięci (prędkość modułów) na 1:1, ich napięcie, cztery pierwsze timingi (te podstawowe) i ewentualnie tRFC.   Później jedynie szukam dodatkowych opcji dotyczących zwiększania wydajności podsystemu pamięci. W tym modelu ASUS'a na X38 nazywają się one: DRAM Static Read Control -> daję na Enabled, Ai Clock Twister -> przestawiam na Strong, Transaction Booster pozostawiam na Auto, jeżeli używam opcji DRAM Static Read Control. DRAM Static Read Control oraz Transaction Booster używa się zamiennie. Obie opcje aktywowane jednocześnie nie zadziałają - platforma nie uruchomi się.   Dopiero na koniec, z poziomu Windows'a, dopieszczam resztę, czyli ustawiam lub sprawdzam niższe tRFC, Performance Level i całą resztę, a tREF ustawiam na maksymalną wartość (aby pamięci spędzały jak najmniej czasu na odświeżaniu tabeli komórek).   W najgorszym przypadku platforma się zawiesi (zrobi tzw. freez'a) i trzeba będzie ją ręcznie wyresetować przyciskiem Reset   .........   Przetestowałem przy okazji ten egzemplarz GTS'a 250 w wersji OC od Gigabyte'a, chcąc sprawdzić jego potencjał:         Karta mega zaskoczyła mnie jeżeli chodzi pamięci GDDR3  Pozwoliła na dodatkowe +15GB/s przepustowości przy prędkości 1333MHz, co mocno sprzyja starszym benchmarkom. Jednakże rdzeń oraz shadery okazały się przeciętne, kończąc się szybciej niż na wcześniejszym egzemplarzu Gigabyte'a w wersji bez dopisku OC:  
    • Nie, ale już z chyba trwają jakieś prace na serwerach przygotowujące do wydania wersji 0.6 więc to już blisko
    • Dobra/e ta/e kula/e Atora, mocne, dystansowe. Kruki też dystansowe... I tłukłem Ludwiczka na dystans trzymając jeden guzik. xd ...i go zatłukłem.    Fajny mam plecak? Bo to bomba i nie wiem, jak zdjąć xd Była główna z tą bombą, że trzeba było podłożyć. Po misji polazłem znowu w to miejsce i bomba znowu tam była. No to se wziąłem...🤦  
    • W mojej mieścinie (4-5tys ludzi+ podległe 3 wioski) jest dino, biedra, lewiatan. Tylko w biedrze wstawili automat, działał przez tydzień  Obecnie kartka "awaria" i tyle. 2x próbowałem podjechać do miasta obok (jest automat w netto, w biedrze nie mają) oczywiście pełny...  
    • 1.8, a niedługo wleci 1.9. Latem wleci DLC. Szczerze to czekam na update silnika i większe zmiany w AI Life. UE5.1 jest żenujący 
  • Aktywni użytkownicy

×
×
  • Dodaj nową pozycję...