Skocz do zawartości

Intel Arrow Lake / Lunar Lake / Panther Lake - 15 generacja


Rekomendowane odpowiedzi

Opublikowano (edytowane)

https://ithardware.pl/aktualnosci/intel_x86s_koniec_projektu-37455.html

 

Ktos tupisal o przyszlosci tego ? :Crash: @AMDK11

27 minut temu, Doamdor napisał(a):

Niestety magicznymi sztuczkami nie wyklepia lepszej wydajnosci :D Beda tylko subtelne roznice.

Edytowane przez Phoenix.
Opublikowano (edytowane)

Nie spodziewam się wiele więcej od Intela. Podejrzewam, że NovaLake da IPC wyższe średnio 15-20% (tyle ile oczekiwałem dla Arrow(LionCove)).

 

Jeśli nowe rdzenie P-Core w Nova nie dadzą +15-20% to będzie już tylko równia pochyła.

 

Zen 6 pewnie da więcej.

Edytowane przez AMDK11
Opublikowano

Wczoraj czytałem test jakiegoś procesora Intela w CS2 który dostał "patch". Okazało się że zablokowanie E-cores dało większą wydajność, spadło zużycie CPU, i efektywność energetyczna wzrosła dzięki czemu FPS/W wzrósł. Tyle można powiedzieć o E-cores Intela :E 

 

Opublikowano (edytowane)
W dniu 23.12.2024 o 00:23, Phoenix. napisał(a):

IPC to jedno ale te opoznienia musza poprawic i bedzie jako tako ;)

 

Nieważne, jak na to spojrzeć, opóźnienie wpływa na rzeczywiste osiągi IPC.

 

Mniejsze opóźnienia oznaczają mniej przestojów, a rdzeń może pobrać i przetworzyć więcej danych w tym samym czasie, co finalnie daje wyższy IPC.

 

Kiedyś poruszyłem ten temat na forum Anandtech. Twierdzili, że pamięć podręczna i opóźnienia nie mają nic wspólnego z IPC. Po kilku stronach dyskusji zdali sobie sprawę, że tkwili w błędnym przekonaniu.

 

Nawet na Chips and Cheese twierdzą, że Zen X3D daje generacyjny skok IPC (oczywiście nie w każdej aplikacji).

 

To tak nawiasem jako ciekawostka :)

 

 

Drugi schemat wkleiłem już kilka stron temu, ale zrobię to jeszcze raz:

931a1b2c-d5de-4810-9354-cac419964bdc_772

b2a214eb-2da5-4c87-99b0-8279d5c9e4e5_103

Opóźnienie i przepustowość cache L3 w ArrowLake są po prostu okropne. Nawet L1-D 48KB w Zen 5 ma znacznie większą przepustowość. Możnaby to tłumaczyć brakiem AVX512 i HT(SMT) w LionCove, ale czy nie ma to wpływu na wszystkie inne aplikacje/instrukcje?

 

 

Niestety, wysoka przepustowość pomiędzy SoC Tile i Compute Tile jest hamowana przez wysokie opóźnienia i niską przepustowość L3:

d6166453-19bc-43e9-b08d-cd6716d9fb1f_424

 

7fdf1f8f-8878-4cf2-be6f-6f4a8a0dcea9_645

Można by pomyśleć że kafelki nie są problemem tylko projekt Compute Tile.

Edytowane przez AMDK11
Opublikowano
5 godzin temu, AMDK11 napisał(a):

 

Nieważne, jak na to spojrzeć, opóźnienie wpływa na rzeczywiste osiągi IPC.

 

Mniejsze opóźnienia oznaczają mniej przestojów, a rdzeń może pobrać i przetworzyć więcej danych w tym samym czasie, co finalnie daje wyższy IPC.

Intel do określania IPC używa benchmarków SPECrate®2017, Cinebench R23, Cinebench 2024, w których opóżnienie w dostępie i przepustowość RAM nie mają wpływu na wyniki.

 

Powinieneś napisać o jakie IPC tobie chodziło, jakie aplikacje?

Opublikowano (edytowane)

Pisałem głównie o opóźnieniach i przepustowości pamięci podręcznej, która ma bezpośredni wpływ na osiągany w praktyce IPC. Oznacza to, że opóźnienie i przepustowość cache wpływa na to, czy podstawowa logika rdzenia może zostać nasycona danymi w każdym cyklu. Im więcej cykli przestoju/oczekiwania, tym mniej danych może przetworzyć rdzeń, co skutkuje niższym osiągalnym IPC. W zależności od typu/specyfiki kodu uwydatniać się będą różne wąskie gardła.

 

ArrowLake ma L3 z żenująco wysokimi opóźnieniami i niską przepustowością gorszą nawet od Zen 2. Śmiem twierdzić, że gdyby ArrowLake miał L1(L0) i L3 na poziomie Zen5, wyniki w wielu przypadkach byłyby inne niż są.

Edytowane przez AMDK11
Opublikowano (edytowane)
15 minut temu, SebastianFM napisał(a):

@AMDK11, próbuję ci uświadomić, że to zależy od konkretnego programu a ty cały czas piszesz zbyt ogólnikowo.

Każde wąkie gardło uwydatnia się w określonym przypadku, przez co praktycznie osiągalne IPC nie jest liniowe i jednakowe dla całego spektrum obciążeń.

 

Gdy dla Zen5 L2 zostanie przepełnione i trzeba odwołać się do L3 to Zen5 ma przewagę +60%! w dostępie do L3. To ogromna różnica mimo faktu że LionCove ma 3x więcej L2.

Edytowane przez AMDK11
Opublikowano
7 godzin temu, AMDK11 napisał(a):

Nieważne, jak na to spojrzeć, opóźnienie wpływa na rzeczywiste osiągi IPC.

Ja patrze z perspektywy gracza i glownie chodzi mi o opoznienia w pamiec L3. W wielu programach opoznienie nie ma wplywu na wynik co pokazuja rozne testy gdzie intel radzi sobie znakomicie, a co przytoczyl juz SebastianFM wyzej, jest dobrym przykladem.

Zreszta co tu duzo pisac, nawet tutaj pieknie widac do czego glownie ludzie kupuja cpu i nie sa to uzytki, a zwyczajnie gry.

Godzinę temu, AMDK11 napisał(a):

ArrowLake ma L3 z żenująco wysokimi opóźnieniami i niską przepustowością gorszą nawet od Zen 2.

Mnie to zastanawia co za magik w intelu to projektowal bo to sa tak razace probllemy, ze glowa mala.

Opublikowano (edytowane)
2 godziny temu, Phoenix. napisał(a):

Ja patrze z perspektywy gracza i glownie chodzi mi o opoznienia w pamiec L3. W wielu programach opoznienie nie ma wplywu na wynik co pokazuja rozne testy gdzie intel radzi sobie znakomicie, a co przytoczyl juz SebastianFM wyzej, jest dobrym przykladem.

Zreszta co tu duzo pisac, nawet tutaj pieknie widac do czego glownie ludzie kupuja cpu i nie sa to uzytki, a zwyczajnie gry.

Radzi sobie dobrze, ale nie ma punktu odniesienia, bo nie ma wariantu z lepszym L3. Można tylko gdybać, jak poradziłby sobie z lepszym L3.

 

Programy, które mieszczą się w ogromnym L2, w pewnym stopniu maskują słaby L3, ponieważ dla LionCove rzadsze są sytuacje gdy brakuje L2(3MB) niż dla Zen5(L2 1MB) który częściej sięga do L3. Komunikacja między rdzeniowa nadal odbywa się na poziomie L3.

Edytowane przez AMDK11
Opublikowano (edytowane)
W dniu 29.12.2024 o 12:13, Phoenix. napisał(a):

Mnie to zastanawia co za magik w intelu to projektowal bo to sa tak razace probllemy, ze glowa mala.

Na forum Anandtech był/jest ktoś o pseudonimie Exist50, który od bardzo dawna twierdzi, że tak naprawdę problemem Intela był i jest nie tyle proces produkcyjny, ile zespoły projektujące mikroarchitekturę procesora. Dostał tam bana na długi czas.

 

Podobno wielu kluczowych inżynierów Intela przeszło na emeryturę, odeszło(m.in do RISCV) lub zostało zwolnionych. Podobno RoyalCore gdy został anulowany główni inżynierowie pracujący nad tym projektem odeszli i przeszli do Startup i  RISCV.

Edytowane przez AMDK11
Opublikowano

CP2077 zanotowal wzrost bo CDProject wydal poprawke :)

 

Generalnie jakies wzrosty sa, ale szalu nie ma 

 

Ale @RTX5090 muis to napisac w taki sposob jakby intel na czele tabel wydajności sie znalazl, jego niebieskie ego nie pozwala na inna retoryke :D

  • Like 1

Jeśli chcesz dodać odpowiedź, zaloguj się lub zarejestruj nowe konto

Jedynie zarejestrowani użytkownicy mogą komentować zawartość tej strony.

Zarejestruj nowe konto

Załóż nowe konto. To bardzo proste!

Zarejestruj się

Zaloguj się

Posiadasz już konto? Zaloguj się poniżej.

Zaloguj się
  • Ostatnio przeglądający   0 użytkowników

    • Brak zarejestrowanych użytkowników przeglądających tę stronę.

×
×
  • Dodaj nową pozycję...